WEKO3
アイテム
Portability-Aware CMOS Mixed Signal VLSI Circuit Design Methodology
https://kitakyu.repo.nii.ac.jp/records/412
https://kitakyu.repo.nii.ac.jp/records/412902903e6-6186-4396-b615-72df5d3bf154
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
(KKDE1076CU)甲76号チョウウ (2.6 MB)
|
|
| Item type | 学位論文 / Thesis or Dissertation(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 2014-12-14 | |||||
| タイトル | ||||||
| タイトル | Portability-Aware CMOS Mixed Signal VLSI Circuit Design Methodology | |||||
| 言語 | en | |||||
| 言語 | ||||||
| 言語 | eng | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | layout-dependent effects(LDE) | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | shallow trench isolation(STI) | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | well proximity effect(WPE) | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | integrated circuit | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | VLSI | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | geometric programming(GP) | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | delay locked loop circuit(DLL) | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | standard cell | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | memory | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | parameterized cell | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_db06 | |||||
| 資源タイプ | doctoral thesis | |||||
| アクセス権 | ||||||
| アクセス権 | open access | |||||
| アクセス権URI | http://purl.org/coar/access_right/c_abf2 | |||||
| その他（別言語等）のタイトル | ||||||
| その他のタイトル | ポータビリティを意識したCMOSミックスドシグナルVLSI回路設計手法に関する研究 | |||||
| 言語 | ja | |||||
| 著者 |
Yu ZHANG
× Yu ZHANG |
|||||
| 著者別名 | ||||||
| 識別子Scheme | WEKO | |||||
| 識別子 | 472 | |||||
| 姓名 | チョウ, ウ | |||||
| 抄録 | ||||||
| 内容記述タイプ | Abstract | |||||
| 内容記述 | 本研究は、半導体上に集積されたアナログ・ディジタル・メモリ回路から構成されるミクストシグナルシステムを別の製造プロセスへ移行することをポーティングとして定義し、効率的なポーティングを行うための設計方式と自動回路合成アルゴリズムを提案し、いくつかの典型的な回路に対する設計事例を示し、提案手法の妥当性を立証している。 | |||||
| 学位名 | ||||||
| 学位名 | 博士(工学) | |||||
| 学位授与機関 | ||||||
| 学位授与機関識別子Scheme | kakenhi | |||||
| 学位授与機関識別子 | 27101 | |||||
| 学位授与機関名 | 北九州市立大学 | |||||
| 学位授与年月日 | ||||||
| 学位授与年月日 | 2014-09-26 | |||||
| 学位授与番号 | ||||||
| 学位授与番号 | 甲第76号 | |||||
| 著者版フラグ | ||||||
| 出版タイプ | VoR | |||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||
