WEKO3
アイテム
A Fully Synthesizable, Low Voltage and Low Power Stochastic Flash A/D Converter with Wide Input Range
https://kitakyu.repo.nii.ac.jp/records/780
https://kitakyu.repo.nii.ac.jp/records/7806606b855-0d6f-4bfd-a0ed-a88d8de85f33
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
(KKDE1152ZX)甲第152号_ｽﾞｵｳ ｼｭﾝﾁｬﾝ (13.6 MB)
|
|
| Item type | 学位論文 / Thesis or Dissertation(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 2020-12-24 | |||||
| タイトル | ||||||
| タイトル | A Fully Synthesizable, Low Voltage and Low Power Stochastic Flash A/D Converter with Wide Input Range | |||||
| 言語 | en | |||||
| 言語 | ||||||
| 言語 | eng | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | synthesizable | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | low voltage | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | A/D converter | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | stochastic flash ADC | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | wide input-range | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_db06 | |||||
| 資源タイプ | doctoral thesis | |||||
| アクセス権 | ||||||
| アクセス権 | open access | |||||
| アクセス権URI | http://purl.org/coar/access_right/c_abf2 | |||||
| その他（別言語等）のタイトル | ||||||
| その他のタイトル | 完全自動合成可能な低電力・広入力統計的フラッシュ型A/D変換回路 | |||||
| 言語 | ja | |||||
| 著者 |
ズオウ, シュンチャン
× ズオウ, シュンチャン |
|||||
| 抄録 | ||||||
| 内容記述タイプ | Abstract | |||||
| 内容記述 | This work presents a fully synthesizable stochastic flash A/D converter (SFADC), which can operate at the supply voltage of 0.6V with power consumption as low as 1.5mW at the clock frequency of 250MHz. By employing the all-digital comparator, the SFADC can be described with Verilog netlist and synthesized according to a standard digital design flow. Cross-coupled dynamic comparator structure saves the overall power due to remarkable control of dynamic power consumption. In addition, the rail-to-rail characteristic of comparator and the proposed linearity enhancement technique based on SFADC are proposed, allowing us to design a wide input-range stochastic flash ADC. | |||||
| 学位名 | ||||||
| 学位名 | 博士（工学） | |||||
| 学位授与機関 | ||||||
| 学位授与機関識別子Scheme | kakenhi | |||||
| 学位授与機関識別子 | 27101 | |||||
| 学位授与機関名 | 北九州市立大学 | |||||
| 学位授与年月日 | ||||||
| 学位授与年月日 | 2020-09-26 | |||||
| 学位授与番号 | ||||||
| 学位授与番号 | 甲第152号 | |||||
| 著者版フラグ | ||||||
| 出版タイプ | VoR | |||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||
