WEKO3
アイテム
A Hardware-aware Neural Network with a Look-up Table Decomposition Algorithm
https://kitakyu.repo.nii.ac.jp/records/934
https://kitakyu.repo.nii.ac.jp/records/934dcf84950-67a3-441f-8782-6768b542784c
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
(KKDE1174ZX)甲第174号_ゾウ セツシン (3.9 MB)
|
|
| Item type | 学位論文 / Thesis or Dissertation(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 2021-12-25 | |||||
| タイトル | ||||||
| タイトル | A Hardware-aware Neural Network with a Look-up Table Decomposition Algorithm | |||||
| 言語 | en | |||||
| 言語 | ||||||
| 言語 | eng | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | Look up table | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | Decomposition Algorithm | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | Neural Network | |||||
| キーワード | ||||||
| 言語 | en | |||||
| 主題Scheme | Other | |||||
| 主題 | Re Configurable Logic Device | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_db06 | |||||
| 資源タイプ | doctoral thesis | |||||
| アクセス権 | ||||||
| アクセス権 | open access | |||||
| アクセス権URI | http://purl.org/coar/access_right/c_abf2 | |||||
| その他（別言語等）のタイトル | ||||||
| その他のタイトル | 参照テーブル分解アルゴリズムを伴うハードウェアを意識したニューラルネットワーク | |||||
| 言語 | ja | |||||
| 著者 |
ゾウ, セツシン
× ゾウ, セツシン |
|||||
| 抄録 | ||||||
| 内容記述タイプ | Abstract | |||||
| 内容記述 | Neural networks have been successfully implemented on various mobile hardware platforms. However, the high computational cost of neural networks, the large difference in computational accuracy with hardware, and the low structural similarity are often obstacles to be overcome in research. This thesis presents the knowledge and research development on the cross-application of neural networks and logic circuits, including an experimental procedure on implementation of multiple look up tables logic, an approximate decomposition method on decomposing larger size look-up tables into smaller individuals and a hardware-aware structured neural network. In summary, the cost of implementing bidirectional interaction between neural networks and logic circuits can be effectively reduced by benefiting from the logic learning capability of neural networks, the decomposition method of large-size look up tables, and the hardware-aware structure of neural networks. |
|||||
| 学位名 | ||||||
| 学位名 | 博士(工学) | |||||
| 学位授与機関 | ||||||
| 学位授与機関識別子Scheme | kakenhi | |||||
| 学位授与機関識別子 | 27101 | |||||
| 学位授与機関名 | 北九州市立大学 | |||||
| 学位授与年月日 | ||||||
| 学位授与年月日 | 2021-09-24 | |||||
| 学位授与番号 | ||||||
| 学位授与番号 | 甲第174号 | |||||
| 著者版フラグ | ||||||
| 出版タイプ | VoR | |||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||
